Bab 7: Arsitektur Memori Silikon (SRAM & OpenRAM)

Setiap sistem komputasi memerlukan subsistem penyimpan data (memory), mulai dari register file internal pada CPU hingga blok memori cache berkapasitas kilobita. Namun, perancangan memori pada sirkuit terpadu silikon menghadapi dilema fundamental terkait kepadatan area, disipasi daya, dan kecepatan akses.

Bab ini mengkaji spektrum implementasi memori pada silikon: pemanfaatan sel standar berbasis flip-flop (DFFRAM), arsitektur sel 6T SRAM, serta kompilator memori terbuka OpenRAM.

---

7.1 Memori Berbasis Flip-Flop & Batasan Skalabilitas

Untuk kapasitas kecil (seperti 32 register 32-bit pada prosesor RISC-V), memori dapat disintesis langsung menggunakan sel standar D-Flip-Flop (DFF) dan multiplexer dari PDK. Pendekatan ini dikenal sebagai Flip-Flop based Memory atau DFFRAM.

Keunggulan DFFRAM

• Dapat ditempatkan dan dirutekan (Place and Route) secara otomatis menggunakan alur standar LibreLane/OpenROAD tanpa memerlukan blok makro khusus.
• Kecepatan akses sangat tinggi (waktu baca dalam fraksi siklus detak).

Kelemahan DFFRAM

• Inovasi Area Sangat Rendah: Satu sel DFF sky130_fd_sc_hd__dfxtp_1 membutuhkan lebih dari 20 transistor dan luas area fisik yang besar.
• Jika diterapkan untuk membangun memori berukuran 32 kilobita atau lebih, jutaan transistor sel standar akan menghabiskan seluruh area die chip silikon dan menimbulkan konsumsi daya statis (leakage current) yang masif.

---

7.2 Arsitektur Sel 6T CMOS SRAM

Untuk memori berdensitas tinggi pada on-chip cache, industri menggunakan sel khusus berkepemilikan pabrik yang disebut 6-Transistor (6T) SRAM Cell:

Gambar 7.1: Diagram skematik sel memori statis 6-Transistor (6T) SRAM. Terdiri dari sepasang inverter silang (cross-coupled inverters) penyimpan status bistabil dan dua transistor akses NMOS yang dikendalikan oleh saluran Wordline (WL).

Komponen Rangkaian Sel 6T

1. Sepasang Inverter Silang (Cross-Coupled Inverters): Empat transistor (dua PMOS tarik-naik M1, M2 dan dua NMOS tarik-turun M3, M4) membentuk sirkuit bistabil yang mampu mempertahankan satu bit informasi (0 atau 1) selama catu daya tetap menyala.
2. Dua Transistor Akses NMOS (M5, M6): Menghubungkan simpul penyimpanan internal (Q dan Q_bar) ke saluran bit komplementer (Bitline - BL dan Bitline Bar - BL_bar).
3. Saluran Kata (Wordline - WL): Garis kendali horizontal yang mengaktifkan gerbang transistor akses ketika baris alamat memori dipilih.

Mekanisme Operasi Baca & Tulis

• Siklus Baca (Read Cycle):
  1. Jalur BL dan BL_bar diprapra-isi (precharged) ke tegangan tinggi VDD.
  2. Garis kata WL diaktifkan menjadi tinggi (1), membuka transistor akses.
  3. Sisi simpul yang bernilai 0 akan menarik muatan salah satu jalur bitline ke bawah secara perlahan melalui transistor NMOS tarik-turun.
  4. Penguat Pengindera (Sense Amplifier) mendeteksi diferensial tegangan kecil (puluhan milivolt) antara BL dan BL_bar, lalu menguatkannya menjadi tingkat logika digital penuh.
• Siklus Tulis (Write Cycle):
  1. Pengemudi Tulis (Write Drivers) mengalirkan tegangan berkebalikan kuat pada BL (VDD) dan BL_bar ($0 V$) sesuai data baru.
  2. Saluran WL diaktifkan. Tegangan luar yang kuat memaksa inverter silang untuk membalik status internalnya (overpowering the internal state).

---

7.3 Kompilator Memori Terbuka: OpenRAM

Alat bantu penempatan sel otomatis (seperti OpenROAD) dirancang untuk logika acak (random logic), bukan untuk matriks larik memori yang sangat teratur. Menghubungkan ribuan sel 6T secara manual juga mustahil.

Solusinya adalah Kompilator Memori (Memory Compiler). Proyek open-source OpenRAM (dikembangkan oleh tim riset UC Santa Cruz) bertindak sebagai generator otomatis makro SRAM:

Gambar 7.2: Tata letak fisik (layout) GDSII blok makro memori SRAM 1 Kilobyte yang dihasilkan secara otomatis oleh generator OpenRAM pada PDK SkyWater 130nm, memuat larik inti sel 6T, dekoder baris, mux kolom, dan penguat pengindera.

Artefak yang Dihasilkan OpenRAM

Pengguna cukup menentukan konfigurasi kapasitas memori dalam berkas konfigurasi (misalnya 1024 kata × 32 bit). OpenRAM secara otomatis membangkitkan:

• GDSII: Tata letak geometris penuh siap cetak.
• LEF: Batas fisik abstrak dan lokasi pin koneksi bus daya serta antarmuka kontrol.
• Liberty (.lib): Karakterisasi waktu akses (access delay) dan konsumsi daya dinamis/statis.
• Verilog Model: Model simulasi perilaku memori untuk verifikasi logika sistem tingkat tinggi.
• SPICE Netlist: Rangkaian transistor detail untuk verifikasi integritas sinyal analog.

---

Evaluasi Bab

Kuis Evaluasi Pemahaman Bab 7: Arsitektur Memori Semikonduktor

Belum selesai

1. Mengapa perancang chip tidak menggunakan sel standar D-Flip-Flop (DFF) untuk membangun memori berkapasitas besar seperti cache 64 Kilobyte?

Karena flip-flop tidak dapat bekerja pada tegangan 1.8 Volt.Karena sel DFF membutuhkan lebih dari 20 transistor per bit dan luas area die yang masif, sehingga memicu pemborosan silikon dan arus bocor yang sangat tinggi dibandingkan sel 6T SRAM.Karena format berkas GDSII menolak penyimpanan angka di atas 1000 bit.Karena D-Flip-Flop hanya dapat menyimpan data bertipe string teks.

2. Apa fungsi utama dari komponen Sense Amplifier pada rangkaian pembacaan memori SRAM?

Menaikkan suhu operasional silikon agar prosesor bekerja lebih cepat.Mendeteksi dan menguatkan selisih tegangan diferensial kecil antara Bitline (BL) dan Bitline Bar (BLB) menjadi tingkat logika digital CMOS penuh secara cepat sebelum bitline terkuras habis.Mengubah data biner digital menjadi gelombang frekuensi radio analog.Memeriksa apakah lisensi perangkat lunak OpenRAM masih berlaku.

3. Keluaran apa saja yang dihasilkan oleh kompilator memori OpenRAM untuk memfasilitasi integrasi ke alur desain fisik chip?

Hanya diagram gambar berformat JPEG tanpa ukuran dimensi.Kumpulan berkas lengkap mencakup tata letak fisik GDSII, batas abstrak LEF, tabel waktu Liberty (.lib), skematik SPICE, dan model perilaku Verilog.Satu berkas dokumen PDF panduan cetak tangan.Hanya kode sumber bahasa assembly untuk mikrokontroler Arduino.

Periksa JawabanUlangi Kuis