Bab 5: Kerangka Kerja Produksi & Ekosistem Tapeout

Perkembangan mutakhir dalam ekosistem semikonduktor open-source tidak hanya menyediakan perkakas desain individual, melainkan kerangka kerja produksi terintegrasi (production frameworks) yang menghubungkan kode deskripsi Register-Transfer Level (RTL) menuju proses fabrikasi silikon riil pada pabrik (foundry tapeout).

Bab ini mengkaji kerangka kerja OpenROAD, arsitektur SoC harness Caravel, protokol bus sistem Wishbone, serta platform penggabungan multiproyek (Multi-Project Wafer - MPW) Tiny Tapeout.

---

5.1 Arsitektur OpenROAD & OpenLane

Proyek OpenROAD (Foundations and Realization of Open and Accessible Design) diinisiasi oleh DARPA dengan target ambisius: merealisasikan alur desain mandiri tanpa intervensi manusia (no-human-in-the-loop) yang mampu mengonversi RTL menjadi tata letak GDSII dalam waktu kurang dari 24 jam.

Gambar 5.1: Diagram alur produksi OpenLane. Kotak biru merepresentasikan komponen inti OpenROAD (Floorplan, PDN, Placement, CTS, Routing, dan STA), yang diapit oleh sintesis logika Yosys/ABC di hulu serta verifikasi Magic/Netgen di hilir.

LibreLane (generasi penerus OpenLane2) bertindak sebagai lapisan orkestrator yang mengendalikan eksekusi perkakas-perkakas ini secara modular, mengelola dependensi data, dan menghasilkan laporan metrik yang dapat diaudit secara otomatis.

---

5.2 Arsitektur SoC Harness Caravel

Fabrikasi chip silikon komersial membutuhkan struktur pendukung yang sangat kompleks: bantalan kontak kawat (bonding pads), rangkaian proteksi pelepasan elektrostatik (Electrostatic Discharge - ESD), antarmuka kristal osilator, regulator tegangan internal, serta protokol komunikasi eksternal.

Untuk memfasilitasi program shuttle terbuka (seperti inisiatif Google dan Efabless), dikembangkanlah platform Caravel:

Gambar 5.2: Diagram blok Caravel Harness. Inti manajemen SoC (RISC-V CPU, memori SRAM, antarmuka SPI/UART) terhubung ke area proyek pengguna (User Project Area) melalui antarmuka logika dan bus internal.

Caravel membagi chip silikon menjadi dua bagian terpisah:

1. Inti Manajemen (Management SoC Core): Berisi mikroprosesor berbasis arsitektur RISC-V 32-bit (Piccolo atau VexRiscv), modul RAM internal, subsistem pengaturan clock, serta pengendali Flash eksternal. Bagian ini bertindak sebagai manajer sistem.
2. Area Proyek Pengguna (User Project Area): Ruang die terbuka seluas kurang lebih 10 mm² (sekitar 2.9 mm × 3.6 mm). Di area inilah desainer menempatkan sirkuit digital kustom mereka (hardened macro).

Gambar 5.3: Tata letak fisik silikon final (Caravel Tile). Area besar di sebelah kanan merupakan ruang teralokasi untuk rangkaian pengguna (User Project), dikelilingi cincin bantalan kontak I/O (pads).

---

5.3 Antarmuka Komunikasi Bus Wishbone

Untuk bertukar data antara prosesor manajemen Caravel dan modul logika pengguna, digunakan protokol bus terbuka Wishbone B4:

Gambar 5.4: Sinyal interkoneksi antara Wishbone Master (prosesor) dan Wishbone Servant (periferal logika pengguna).

Sinyal Utama Protokol Wishbone

• wb_clk_i & wb_rst_i: Sinyal detak referensi dan reset sinkron global.
• wbs_cyc_i: Sinyal validasi siklus transaksi bus (cycle indicator).
• wbs_stb_i: Sinyal strobo transmisi (strobe). Transaksi aktif dimulai ketika cyc dan stb bernilai tinggi (1).
• wbs_we_i: Sinyal kendali operasi; bernilai 1 untuk operasi tulis (write), dan 0 untuk operasi baca (read).
• wbs_adr_i[31:0]: Bus alamat register memori 32-bit.
• wbs_dat_i[31:0] & wbs_dat_o[31:0]: Bus jalur data masuk dan data keluar.
• wbs_ack_o: Sinyal konfirmasi penyelesaian transaksi (acknowledgment) yang dikirimkan oleh sirkuit pengguna kembali ke prosesor.

---

5.4 Inisiatif Multi-Project Wafer: Tiny Tapeout & wafer.space

Bagi proyek skala kecil, menyewa area penuh 10 mm² pada shuttle fabrikasi silikon membutuhkan biaya yang tidak efisien. Inisiatif Tiny Tapeout memecahkan kendala ini dengan teknik pembagian ruang die:

1. Multiplexing Digital Bersama: Satu chip silikon tunggal dibagi menjadi ratusan modul desain digital kecil (ukuran ubin standar 1 × 1 berkisar 160 µm × 100 µm).
2. Penseleksi Desain Terprogram: Ratusan proyek pengguna dihubungkan ke bus I/O luar melalui multiplexer internal. Pengguna dapat memilih desain aktif yang hendak diuji menggunakan sakelar konfigurasi (DIP switches).
3. Alur Otomatis Berbasis GitHub Actions: Desainer cukup menaruh kode Verilog pada repositori Git; alur kerja CI/CD secara otomatis menjalankan pengerasan tata letak (hardening) menggunakan OpenLane dan menyerahkan berkas GDSII ke shuttle agregator silikon.

Platform seperti wafer.space memperluas ekosistem ini dengan menyediakan agregasi pesanan fabrikasi, verifikasi aturan pra-pabrikasi (precheck), dan pemantauan status proses wafer semikonduktor secara terpadu.

---

Evaluasi Bab

Kuis Evaluasi Pemahaman Bab 5: Kerangka Kerja Produksi & Ekosistem Tapeout

Belum selesai

1. Mengapa arsitektur Caravel memisahkan die menjadi Management SoC Core dan User Project Area?

Agar chip dapat menjalankan dua sistem operasi Windows dan Linux secara bersamaan.Untuk membebaskan perancang pengguna dari keharusan merancang sirkuit rumit seperti bantalan I/O pads, proteksi ESD, osilator, dan komunikasi serial, sehingga desainer cukup fokus pada logika kustomnya.Untuk memastikan konsumsi daya listrik selalu bernilai di bawah 1 miliwatt.Karena aturan pabrik SkyWater melarang peletakan sel logika di dekat tepi luar wafer.

2. Kapan sebuah transaksi baca atau tulis pada protokol bus Wishbone dinyatakan selesai secara sah?

Tepat setelah sinyal reset dilepaskan oleh master.Ketika sinyal wbs_cyc_i dan wbs_stb_i bernilai tinggi, dan sinyal balasan wbs_ack_o dinaikkan bernilai tinggi (1) oleh servant tepat pada tepi naik detak.Setelah 100 siklus detak berlalu tanpa memandang status sinyal apapun.Ketika tegangan catu daya turun mendekati nol volt.

3. Bagaimana cara kerja platform Tiny Tapeout dalam menekan biaya fabrikasi sirkuit terpadu bagi pembelajar dan peneliti?

Dengan mengganti bahan wafer silikon menggunakan plastik polimer murah.Dengan membagi satu die silikon fisik bersama ke ratusan proyek mandiri yang dipetakan ke dalam ubin-ubin kecil dan diakses melalui sistem multiplexer I/O terpadu.Dengan menghilangkan seluruh transistor PMOS dari sirkuit.Dengan membatasi pengujian sirkuit hanya pada simulator peramban web tanpa pernah memproduksi silikon fisik.

Periksa JawabanUlangi Kuis